我们今天聚集在这里，只有一个目的：
彻底理清我们当前芯片，特别是先进制程芯片的设计与制造能力底线，并找到通往高端的可行路径。
外界压力越来越大，我们必须在最坏的情况发生前，准备好自己的‘备胎’和‘杀手锏’。
首先，请海思设计团队汇报下一代中端芯片‘猎人’的最终设计情况。”
海思的芯片设计负责人站起身，他操控着电脑和投影。
顿时，一个复杂无比的集成电路结构图投影在会议桌前方的幕布上。
“各位老总，”设计负责人看起来就很严谨，“‘猎人’芯片项目，历时18个月，目前已全部完成设计迭代和仿真验证。这是最终的gdsii数据流片版图。”
他放大芯片的各个模块：
“cpu部分，我们采用了新一代自研的‘泰山’架构核心，相比上一代，同频性能提升15，能效比提升20。
gpu部分，采用最新的‘马良’架构，图形处理性能提升30，并全面支持vulkanapi。
npu部分，是我们提升最大的亮点，采用达芬奇架构的升级版，ai算力达到4s，比上一代提升整整100，足以支撑更复杂的端侧ai应用。。”
一系列华丽的参数被报出，纸面性能甚至逼近了某些竞品的高端芯片。
会议室里响起一阵轻微的赞叹声。
设计团队的脸上也洋溢着自豪。
然而，姚尘风的问题一针见血，打断了大家在技术上的自我欣赏：
“参数很漂亮。
但我想问的是，这套设计，是基于哪家的pdk？
它的性能仿真，是基于哪家的工艺模型？
换句话说，如果明天台积电告诉我们不能再流片，我们这套设计，能不能在我们自己的生产线上造出来？
造出来之后，良率有多少？
性能能达成设计的几成？”
一连串现实而尖锐的问题，让会议室的气氛瞬间从技术展示拉回到了冰冷的商业现实。